SiGe BiCMOS助力  5G毫米波RF整合更輕易

作者: Thomas Cameron
2018 年 01 月 29 日

如圖1所示,m個資料流程的組合分割到n條RF路徑上以形成自由空間中的波束,故天線元件總數為乘積m×n。數位串流可透過多種方式組合,既可利用高層MIMO將所有能量導向單個使用者,也可利用多用戶MIMO支援多個用戶。

圖1 混合波束成形的方塊圖。
圖1 混合波束成形的方塊圖。

視應用決定RFIC整合度和製程選擇

本文將檢視一個簡單的大規模天線陣列範例,藉以探討毫米波無線電的最優技術選擇。現在深入查看毫米波系統無線電部分的方塊圖,可以看到一個經典超外差結構完成微波訊號到數位訊號的變換,然後連接到多路射頻訊號處理路徑,這裡主要是運用微波移相器和衰減器實現波束成形。

傳統上,毫米波系統是利用分離元件所建構,導致其尺寸較大且成本較高。這種系統裡面的元件使用CMOS、SiGe BiCMOS和GaAs等技術,使每個元件都能得到較優的性能。例如,資料轉換器現在採用CMOS製程開發,使取樣速率達到GHz範圍。上下變頻和波束成形功能可以在SiGe BiCMOS中有效實現。根據系統指標要求,可能需要基於GaAs功率放大器和低雜訊放大器,但如果SiGe BiCMOS能夠滿足要求,利用它將能實現較高的整合度。

對於5G毫米波系統,業界希望將微波元件安裝在天線基板背面,這要求微波晶片的整合度必須大大提高。例如,中心頻率為28GHz的天線的半波元件間距約為5mm。頻率越高,此間距越小,晶片或封裝尺寸因而成為重要考慮因素。理想情況下,單波束的整個方塊圖都應當整合到單個IC中;實際情形中,至少應將上下變頻器和RF前端整合到單個RFIC中。整合度和製程選擇在某種程度上是由應用決定的,在下面的範例分析中將會提到這一點。

運用SiGe放大器減輕RFIC置入天線元件難度

此分析考慮一個典型基地台天線系統,EIRP要求為60dBm。假設條件如下:

.元件增益=6dBi(瞄準線)。

.波形PAPR=10dB(採用QAM的OFDM)。

.P1dB時的功率放大器PAE=30%。

.發射/接收開關損耗=2dB。

.發射/接收工作週期=70%/30%。

.資料串流數量=8。

.各電路模組的功耗基於現有技術。

該模型是建立在八組資料串流的基礎上,連結到不同數量的RF鏈上。模型中的天線數量以八的倍數擴大,最多512個元件。圖2顯示功率放大器線性度隨著天線增益提高而變化的情況。

圖2 天線增益 vs. 功率放大器的輸出位準需求。
圖2 天線增益 vs. 功率放大器的輸出位準需求。

須注意的是,由於開關損耗,放大器的輸出功率要比提供給天線的功率高2dB;當給天線增加元件時,方向性增益隨著X軸對數值提高而線性提高,因此,各放大器的功耗要求降低。

為了便於說明,文中在曲線上疊加了技術圖,指示哪種技術對不同範圍的天線元件數量最佳。須注意不同技術之間存在重疊,這是因為每種技術都有一個適用的值範圍。另外,根據製程和電路設計實踐狀況,具體技術可以實現的性能也有一定範圍。

元件非常少時,各鏈需要高功率PA(GaN和GaAs),但當元件數量超過200時,P1dB降到20dBm以下,處於矽製程可以滿足的範圍。當元件數量超過500時,PA性能處於當前CMOS技術就能實現的範圍。

現在考慮元件增加時天線Tx系統的功耗,如圖3所示。同預期一樣,功耗與天線增益成反比關係,但有一個限值。超過數百元件時,PA的功耗不再占主導地位,導致效益遞減。

圖3 天線增益vs.天線Tx部份的電力DC功率耗損。
圖3 天線增益vs.天線Tx部份的電力DC功率耗損。

整個系統的功耗如圖4所示(包括發射器與接收器)。如預期一樣,接收器的功耗隨著RF鏈的增加而線性提高。若將不斷下降的Tx功耗曲線疊加在不斷上升的Rx功耗曲線上,會觀察到一個最低功耗區域。

圖4 整體天線陣列的DC功率耗損vs.天線增益。
圖4 整體天線陣列的DC功率耗損vs.天線增益。

本例中,最低值出現在大約128個元件時。回顧圖2出示的技術圖,要利用128個元件實現60dBm的EIRP,最佳PA技術是GaAs。

雖然使用GaAs PA可以實現最低的天線功耗和60dBm EIRP,但這可能無法滿足系統設計的全部要求。前面提到,很多情況下要求將RFIC放在天線元件的λ/2間距以內。使用GaAs發射/接收模組可提供所需的性能,但不滿足尺寸約束條件。為了利用GaAs發射/接收模組,須要採用其他封裝和布線方案。

優先選擇可能是增加天線元件數量以使用整合到RFIC中的SiGe BiCMOS功率放大器。圖4顯示,若將元件數量加倍,達到約256時,SiGe放大器便能滿足輸出功率要求。功耗的增幅很小,而且可以把SiGe BiCMOS RFIC放到天線元件(28 GHz)的λ/2間距以內。

將這一做法擴展到CMOS,發現CMOS也能實現整體60dBm EIRP,但從技術圖看,元件數量還要加倍。因此,這種方案會導致尺寸和功耗增加,考慮到電流技術限制,CMOS方法不是可行的選擇。

考慮訊號鏈/IC製程優勢確定最佳方案

因此,本文分析建議,若同時考慮功耗和整合尺寸的話,當前實現60dBm EIRP天線的最佳方案是將SiGe BiCMOS技術整合到RFIC中。然而,如果考慮將更低功耗的天線用於CPE,那麼CMOS當然是可行的方案。

此一分析是基於當前可用技術,但毫米波矽製程和設計技術正在取得重大進步。我們預計未來的矽製程會有更好的能效和更高的輸出功率能力,將能實現更小的尺寸並進一步優化天線尺寸。

隨著5G的到來日益臨近,設計人員將持續遇到挑戰。為毫米波無線電應用確定最佳技術方案時,考慮訊號鏈的所有方面和不同IC製程的各種優勢是有益的。

(本文作者為ADI通訊事業群技術長)

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

降低成本攸關存亡 晶圓廠製程管制成顯學

2016 年 07 月 18 日

暫時接合材料創新  FOWLP製程實現高接合密度

2018 年 01 月 20 日

考量PFC/相位控制調光 多級LED驅動器脫穎而出

2011 年 03 月 14 日

創造殺手級3D IC產品 CPU/記憶體堆疊勢在必行

2012 年 01 月 16 日

貼合家用市場應用場景/工作負載 處理器效能基準精密測量

2022 年 01 月 24 日

確保引擎與馬達平穩切換 油電車曲柄軸感測器新解

2022 年 10 月 01 日
前一篇
全自動駕駛運算平台問世 NVIDIA鞏固自駕生態圈
下一篇
盛群推出8K×16 A/D MCU with EEPROM