Ansys平台通過Samsung Foundry多晶片封裝技術認證

Ansys宣布Samsung Foundry認證了Ansys RedHawk電源完整性和熱驗證平台,可用於三星的異質多晶片封裝技術系列。透過三星與Ansys的合作,更加凸顯電源和熱管理對先進的並排(2.5D)和3D積體電路(3D-IC)系統可靠度和效能的關鍵重要性。...
2023 年 07 月 04 日

先進封裝市場穩健成長 電信/基礎設施需求強勁

據研究機構Yole Group最新發表的報告預估,先進封裝市場的規模將在未來五年維持穩定成長。2022年時,由FCBGA、FCCSP、ED、2.5D/3D等技術組成的先進封裝,市場規模約為443億美元,到2028年時,此一市場的規模將成長到786億美元,複合年增率(CAGR)為10.6%。...
2023 年 06 月 29 日

AMD處理器新品下水餃 Chiplet/先進封裝優勢盡顯

超微(AMD)日前於舊金山舉行重要發表會,一口氣揭露了兩款新的資料中心CPU、一款新的網路處理器DPU,以及針對資料中心AI加速需求所開發的兩款新GPU。除了由原Pensando團隊所開發的DPU之外,這次發表的CPU、GPU新品,均明顯得益於Chiplet設計架構跟先進封裝技術,使其在處理對應的工作負載時,有更好的性價比。而且,也由於Chiplet跟先進封裝的加持,使得超微能比對手更快為特定應用型態推出針對性的解決方案。...
2023 年 06 月 16 日
2022半導體材料市場規模再創歷史新高

半導體材料市場規模再創歷史新高

SEMI國際半導體產業協會14日公布最新《半導體材料市場報告》(Materials Market Data Subscription, MMDS)指出,2022年全球半導體材料市場年成長率為8.9%,營收達727億美元,超越2021年創下668億美元的市場最高紀錄。...
2023 年 06 月 14 日

台積先進封測六廠啟用 迎接3DIC強勁需求

台積電宣布其先進封測六廠正式啟用,成為台積電第一座實現3DFabric整合前段至後段製程暨測試服務的全方位(All-in-one)自動化先進封裝測試廠;同時,為TSMC-SoIC(系統整合晶片)製程技術量產做好準備。先進封測六廠將使台積電能有更完備且具彈性的SoIC、InFO、CoWoS及先進測試等多種TSMC...
2023 年 06 月 08 日

專訪K&S執行副總裁兼總經理張贊彬 購併AJA打造多贏局面

半導體封裝設備廠K&S日前宣布收購台灣點膠設備製造商高科晶捷(AJA),藉此進軍點膠製程市場。這件購併案不僅將把K&S的潛在市場規模擴大40%,同時也讓高科晶捷的技術跟產品獲得全球通路,更容易打入國際大廠供應鏈,創造出K&S、高科晶捷與客戶三贏的局面。...
2023 年 04 月 23 日

超高密度FO帶頭衝 扇出封裝市場規模快速成長

據研究機構Yole Group最新發表的研究報告預估,在Chiplet與異質整合風潮的帶動下,扇出(Fan-out, FO)封裝市場在未來幾年將維持快速成長的步調,預估到2028年時,整體FO封裝的市場規模將達到38億美元,2022~28年間的複合年增率(CAGR)為12.5%。...
2023 年 04 月 06 日

杜邦乾膜式感光型介電質材料增強封裝技術

杜邦電子與工業事業部近日為其不斷成長的CYCLOTENE先進電子級樹脂系列的增加最新產品,為一種可用於先進半導體封裝製程的新型感光型介電質(PID)乾膜材料。 CYCLOTENE DF6000 PID乾膜材料利用杜邦在PID產品中使用苯並環丁烯(BCB)型樹脂方面已經獲得驗證的專業知識,以及其現有CYCLOTENE產品整合到面板和先進基板封裝製程中的經驗,包含包括無線射頻介電質和重布層(RDL)中介層。...
2022 年 12 月 19 日

異質整合大步向前 生態系建構刻不容緩

先進封裝技術的進步,讓IC設計者得以將系統單晶片(SoC)裡整合的各種功能分拆成小晶片(Chiplet),再藉由封裝技術將其整合成一顆元件。許多大廠都在近幾年大力擁抱這種異質整合式的晶片設計概念,並在近幾年陸續將其運用在自家產品上,因而讓Chiplet成為半導體業內的熱門關鍵字之一。...
2022 年 12 月 05 日

2023景氣反轉現庫存 半導體先進封裝強撐需求

目前半導體產業受到終端市場影響,終端業者及晶片供應商的庫存水位持續升高,供應鏈已經提前開始庫存去化,如果市況沒有改善,2022下半年半導體各次產業將會面臨不同程度的衝擊。不過相較全球半導體成長放緩,台灣的半導體產業受到穩定的IC封測與IC製造營收支撐,整體成長將優於全球。...
2022 年 11 月 14 日

SiP環境友善/高密度互連兩全其美 賀利氏助焊劑/錫膏相輔相成

在系統封裝(SiP)與異質整合的趨勢下,封裝業者必須想方設法縮小互連接點的尺寸。另一方面,電子供應鏈均面臨巨大的環保及ESG壓力,封裝廠必須減少製程的碳足跡,並避免使用含有禁用物質的材料。為滿足客戶對綠色製程與高密度互連的需求,賀利氏電子(Heraeus...
2022 年 10 月 11 日

西門子/聯電合作開發3D IC混和接合流程

西門子數位化工業軟體近日與聯電宣布合作,為聯電的晶圓對晶圓堆疊(Wafer-on-Wafer)及晶片對晶圓堆疊(Chip-on-Wafer)技術提供新的多晶片3D IC規劃、組裝驗證,以及寄生參數萃取(PEX)工作流程。聯電並將向全球客戶提供此項新流程。藉由在單一封裝元件中提供晶片或小晶片(Chiplet)彼此堆疊的技術,IC設計者可以在相同或更小的面積上,整合多個元件的功能。與在PCB板上擺放多個晶片的傳統系統配置相比,這種方法不僅更加節省空間,而且能夠提供更出色的系統效能及功能以及更低的功耗。...
2022 年 09 月 30 日