賽靈思Vivado設計套件讓設計生產力倍增

賽靈思(Xilinx)推出Vivado設計套件2012.3版本,首次為採用多核心處理器工作站執行Vivado設計套件的客戶提供全新功能,加上全新的參考設計,可大幅提升設計生產力和加快建置速度。 ...
2012 年 10 月 30 日

發布設計參考流程 台積20奈米/3D IC製程就緒

台積電20奈米(nm)及三維晶片(3D IC)設計參考流程出爐。台積電日前正式宣布推出20奈米製程,以及應用於3D IC生產的CoWoS(Chip on Wafer on Substrate)兩項設計參考流程,以維持旗下半導體製程技術領先競爭對手半年到1年的腳步,防堵格羅方德(GLOBALFUNDRIES)、聯電的技術追趕。 ...
2012 年 10 月 12 日

設備及晶圓廠技術躍進 2013將為3D IC量產元年

3D IC將於2013年大量量產。由於半導體設備商、晶圓代工廠加碼投資,並全力衝刺技術研發,3D IC兩道關鍵製程--TSV及Via-Reveal已出現重大突破,包括台積電、聯電等晶圓大廠均將陸續導入量產,推助3D...
2012 年 10 月 07 日

搶賺3D IC第一桶金 台商攜手布局新材料

台灣半導體產業鏈正積極研發三維晶片(3D IC)新材料。由於3D IC引起一連串晶圓製程變革,帶動各種新興半導體黏著、填充材料需求;台灣半導體晶圓廠、研究單位、設備及材料商正研擬共同開發計畫,期突破關鍵材料掌握在歐、美、日外商手中的桎梏,強化3D...
2012 年 10 月 04 日

Via-Reveal製程設備到位 3D IC量產邁大步

三維晶片(3D IC)關鍵製程技術大躍進。為加速3D IC量產,半導體設備商除積極布局矽穿孔(TSV)製程外,亦加緊部署後段矽穿孔露出(Via-Reveal)技術,助力優化晶片堆疊組裝效率,目前包括應用材料(Applied...
2012 年 09 月 14 日

PK智慧手機晶片 高通/聯發強化軟硬體布局

高通(Qualcomm)與聯發科戰火持續延燒。為在2013年行動裝置晶片市場奪得好彩頭,高通與聯發科頻頻出招卡位,前者將發布旗下第三代4G數據機(Modem),並強打網路瀏覽、擴增實境(AR)及AllJoyn連結技術;後者則鎖定中低階機種持續優化公板方案,將改良系統單晶片(SoC)數位電路、周邊連結與低功耗設計。 ...
2012 年 09 月 13 日

趕搭3D IC熱潮 聯電TSV製程明年量產

聯電矽穿孔(TSV)製程將於2013年出爐。為爭食2.5D/三維晶片(3D IC)商機大餅,聯電加緊研發邏輯與記憶體晶片立體堆疊技術,將採Via-Middle方式,在晶圓完成後旋即穿孔,再交由封測廠依Wide...
2012 年 09 月 11 日

邁向20奈米 Altera新SoC FPGA功耗降60%

Altera公開其下一代20奈米(nm)製程現場可編程閘陣列(FPGA)技術藍圖。繼台積電表示2013年可望量產20奈米產品後,Altera旋即對外發表其20奈米系統單晶片(SoC)FPGA的產品,將透過三維(3D)封裝技術進行開發,可較前一代產品降低60%功耗。 ...
2012 年 09 月 11 日

全球研發聯盟分頭並進 3D IC異質整合進展加速

在可攜式電子產品的成長趨勢帶動下,將更多功能整合在更小的體積,並達到節能、高效、成本低的積體電路(IC)產品是產業界期待已久的願景。傳統上,IC是二維(2D)架構,但是,其橫向面積逐漸的加大,已經沒有辦法讓摩爾定律(Moore's...
2012 年 07 月 21 日

滿足WSN應用需求 ST力推GreenNet平台

看準無線感測網路(WSN)應用裝置對於成本與功耗相當要求,因此意法半導體利用802.15.4技術,並整合Cortex-M3核心的32位元微控制器,推出支援802.15.4技術的WSN智慧家庭平台GreenNet。 ...
2012 年 07 月 04 日

整合度再往上翻 MCU導入3D堆疊製程

微控制器(MCU)整合度將再上一層樓。為滿足智慧電表對於高整合度微控制器的需求,微控制器業者已計畫導入3D堆疊製程技術,進一步縮小晶片尺寸、降低功耗,同時解決散熱問題。   ...
2012 年 06 月 04 日

融合惠瑞捷戰力 愛德萬拼ATE過半市占

愛德萬(Advantest)力拼2014年市占超過50%的目標。自動化測試設備(ATE)龍頭愛德萬在完成收購惠瑞捷(Verigy)的作業後,正全力展開新一波市場攻勢,期憑藉更完整的產品組合與技術優勢,於2014年拿下半導體試機台與分類機(Handler)市場過半的占有率。 ...
2012 年 05 月 21 日