AI矽光子互連解決方案廠商Lightmatter以雷射光源為核心技術，為強化整體解決方案完整性近期積極與創意電子(GUC)、Synopsys、Cadence等廠商合作，分別與創意電子(GUC)聯手推動商業化Passage 3D共同封裝光學(Co-Packaged Optics, CPO)解決方案，並整合Synopsys的224G SerDes與UCIe IP(3奈米製程)，同時整合Cadence經過矽晶驗證的高速SerDes介面IP。
Lightmatter的Passage矽光子互連接技術，與創意電子的ASIC設計服務及先進封裝相結合。可解決關鍵連接瓶頸，協助雲端業者擴展AI與HPC工作負載。Lightmatter創辦人暨執行長Nick Harris表示，電腦的運算架構正在發生質變。當單一晶片的效能提升趨緩，互連架構已成為提升算力的主體，因此傳輸系統必須仰賴光學技術驅動。
這項整合方案將創意電子的先進製程Chiplet設計與封裝流程，導入以矽光子為基礎的Passage平台，該平台能為XPU及Switch的晶片間通訊提供更高的頻寬密度與能源效率，進而突破全球最大規模、最複雜 AI 基礎模型(Foundation Models)的效能極限。
這些優勢代表了技術的決定性突破，徹底超越了現有方案。目前的技術受限於晶片邊緣的物理I/O空間極限(也就是Shoreline限制)，限制了每個光學引擎(Optical Engine)的最大頻寬(Maximum Bandwidth)與連線基數(Radix)。藉由讓AI Cluster的運算規模能無縫跨機櫃串聯，Passage平台可縮短訓練時間，並提升下一代AI模型的Token處理速度。
而與Synopsys的合作部分，是將新思的224G SerDes與UCIe IP(3奈米製程)，整合至Lightmatter的Passage 3D共封裝光學CPO平台，可提升平台的穩定性並降低延遲，為下一代AI基礎建設的規模化需求而設計，優化電訊號與光訊號之間的介面，並確保AI加速器與Lightmatter 3D光子引擎之間的高頻寬、無縫連接。
合作重點與效益
- 提升頻寬與能源效率
透過最佳化的224G SerDes與UCIe IP，在提升傳輸頻寬、降低延遲的同時，也放大Lightmatter 3D架構在節約能源表現上的優勢。 - 降低設計風險
採用已驗證的介面IP與成熟設計流程，可降低系統整合的複雜度與不確定性，協助客戶更有信心、也更準時地完成高效能 AI 晶片開發。 - 加快產品上市時程
結合Synopsys具備AI能力的EDA與系統設計工具，包括3DIC Compiler、Lumerical光學模擬工具與OptoCompiler，可加速電性與光子元件的共同設計流程。
此外，在與Cadence合作的部分，該公司將高速SerDes介面IP，整合至Lightmatter的Passage光學引擎，以滿足AI與高效能運算(HPC)環境對高速、低延遲互連的需求。雙方將聚焦於先進製程CMOS技術與業界標準封裝流程的整合，目標是打造兼具高效能與量產可行性的CPO解決方案。
AvidThink創辦人暨首席分析師Roy Chua則指出，產業界過去長期討論CPO導入時程，但邁向高度整合的3D堆疊式光子設計，已成為不可避免的趨勢。Cadence與Lightmatter的合作，在於其正面回應電性與光學互連整合的架構核心問題。透過將CMOS IP與具前瞻性的CPO設計相結合，雙方為整個生態系提供了突破邊緣頻寬(Shoreline-Bound)互連限制所需的工具。
